Die elektrotechnik

Benutzeravatar
yun7x
Site Admin
Beiträge: 1560
Registriert: Di Jul 18, 2023 8:36 pm
Wohnort: D-72072, Tübingen
Kontaktdaten:

Re: Die elektrotechnik

Beitrag von yun7x »

Code: Alles auswählen

PC
32 Bit Register
Wir nach Taktzyklus inkrementiert
Wird um 4 Inkrementiert

PC
32 Bit Register
Wird nach Taktyzklus inkrementiert
wird um 4 inkrementiert

PC
32 Bit Register
Wird nach Taktzyklus inkrementiert
Wird um 4 inkrementiert

PC
32 Bit Register
Wird nach Taktzyklus inkrementiert
Wird um 4 Inkrementiert

PC
32 Bit Register
Wird nach Taktzyklus inkrementiert
Wird um 4 inkrementiert

PC
32 Bit Register
Wird nach Taktzyklus inkrementiert
Wird um 4 inkrementiert

PC
32 Bit Register
Wird nach Taktzyklus inkrementiert
Wird um 4 inkrementiert

PC
32 Bit Register
Wir nach jedem Taktzyklus inkrementiert
Wird um 4 inkrementiert

PC
32 Bit Register
Wird nach Taktyzklus inkrementiert
Wird um 4 inkrementiert

Leseport am Befehlsspeicher

Registersatz: 32x32-Bit Registersatz
2 Lese und Schreibport
5 Bit Addressen 2^5=32

Registersatz: 32x32-Bit Registersatz
2 Lese und Schreibport
5 Bit Addressen: 2^5 = 32

Registersatz: 32x32-Bit Registersatz
2 Lese und Schreibport
2^5 = 32, 5 Bit

Registersatz: 32x32-Bit Registersatz
2 Lese und 1 Schreibport
2^5 = 32, 5 Bit

PC
32 Bit Register
Wird nach Taktzyklus inkrementiert
Wird um 4 inkrementiert

PC
32 Bit Register
Wird nach Taktzyklus inkrementiert
Wird um 4 inkrementiert

R-Typ Befehle, I-Typ Befehle
R-Typ Befehle, I-Typ Befehle
R-Typ Befehle, I-Typ Befehle
R-Typ Befehle, I-Typ Befehle
R-Typ Befehle, I-Typ Befehle

rs-Feld, rt-Feld, rd-Feld
rs-Feld, rt-Feld, rd-Feld

rs-Feld, rt-Feld, rd-Feld
rs-Feld, rt-Feld, rd-Feld
rs-Feld, rt-Feld, rd-Feld

ALU-Op
00  add
01  sub
10  func
11  n/a

ALU-Op
00  add
01  sub
10  func
11  n/a

ALU-Op
00  add
01  sub
10  func
11  n/a

ALU-Op
00  add
01  sub
10  func
11  n/a

ALU-Op
00  add
01  sub
10  func
11  n/a


Func
4   0       add
4   2       sub
4   4       and
4   5       or
5   2       slt

Func
4   0       add
4   2       sub
4   4       and
4   5       or
5   2       slt

func
4   0       add
4   2       sub
4   4       and
4   5       or
5   2       slt

func
4   0       add
4   2       sub
4   4       and
4   5       or
5   2       slt

func
4   0       add
4   2       sub
4   4       and
4   5       or
5   2       slt

func
4   0       add
4   2       sub
4   4       and
4   5       or
5   2       slt

ALU-Operation
010 - add
110 - sub

010 - add
110 - sub

ALU-Operation
010 - add
110 - sub

ALU-Operation
010 - add
110 - sub

ALU-Operation
010 - add
110 - sub
000 - and
100 - or
111 - slt

ALU-Operation
010 - add
110 - sub
000 - and
001 - or
111 - slt

ALU-Operation
010 - add
110 - sub
000 - and
001 - or
111 - slt

ALU-Operatio
010 - add
110 - sub
000 - and
001 - or
111 - slt

ALU-Operation
010 - add
110 - sub
000 - and
001 - or
111 - slt


Einzyklus
Mehrzyklus
Pipelining

Einzyklus
Mehrzyklus
Pipelining

Einzyklus
Mehrzyklus
Pipelining

Einzyklus
Mehrzyklus
Pipelining

Einzyklus
Mehrzyklus
Pipelining

Einzyklus
Mehrzyklus
Pipelining

Einzyklus
Mehrzyklus
Pipelining

Befehlszähler
    Eingang: PC (t)
    Ausgang: PC (t+1)

Befehlszähler
    Eingang: PC (t)
    Ausgang: PC (t+1)

Befehlszähler
    Eingang: PC (t)
    Ausgang: PC (t+1)

Befehlszähler
    Eingang: PC (t)
    Ausgang: PC (t+1)

Befehlsspeicher
    Eingang: Leseaddresse
    Ausgang: Lesedaten
    Datum: Ausgang: Befehl

Befehlsspeicher
    Eingang: Leseaddresse
    Ausgang: Lesedaten
    Datum: Ausgang: Befehl

Befehlsspeicher
    Eingang: Leseaddrese
    Ausgang: Lesedaten
    Datum: Ausgang: Befehl

Befehlsdekodierer
    Eingang: Opcode
    Ausgang:
        MemToReg
        MemWrite
        Branch
        ALU-src
        RegDst
        RegWrite
    Ausgang: ALU-Op

Befehlsdekodierer
    Eingang: Opcode
    Ausgang:
        MemToReg
        MemWrite
        Branch
        ALU-Src
        RegDst
        RegWrite
    Ausgang: ALU-Op

Befehlsdekodierer
    Eingang: Opcode
    Ausgang:
        MemToReg
        MemWrite
        Branch
        ALU-Src
        RegDst
        RegWrite
    Ausgang: ALU-Op

Bit 31:26: Eingang, OpCode: Befehlsdekodierer
Bit 31:26: Eingang, OpCode: Befehlsdekodierer
Bit 31:26: Eingang: Opcode: Befehlsdekodierer
Bit 31:26, Eingang: Opcode: Befehlskodierre
Bit 31:26, Eingang: OpCode: Befehlsdekodierer

Bit 5:0 Func Funktionsdekodierer
Bit 5:0 Func Funktionsdekodierer
Bit 5:0 Func Funktionsdekodierer
Bit 5:0 Func Funktionsdekodierer
Bit 5:0 Func Funktionsdekodierer

Vorzeichenerweiterungseinheit
2 Bit Shifter
Addierer

Vorzeichenerweiterungseinheit
2 Bit Shifter
Addierer

Vorzeichenerweiterungseinheit
2 Bit Shifter
Addierer

Vorzeichenerweiterungseinheit
2 Bit Shifter
Addierer

Vorzeichenerweiterungseinheit
2 Bit Shifter
Addierer

25:21 Lese-Register-1
20:16 Lese-Register-2

25:21 Lese-Register-1
20:16 Lese-Register-2

25:21 Lese-Register-1
20:16 Lese-Register-2

25:21 Lese-Register-1
20:16 Lese-Register-2

25:21 Lese-Register-1
20:16 Lese-Register-2

addi, add, subi, subi
addi, add, subi, subi
addi, add, subi, subi
addi, add, subi, subi
addi, add, subi, subi
addi, add, subi, subi
addi, add, subi, subi

$t1, $t2
$t4, $t1, $t3

$t1, $t2
$t4, $t1, $t3

1 2
1 2
1 2
1 2
1 2
1 2
1 2

4 1 3
4 1 3
4 1 3
4 1 3
4 1 3
4 1 3
4 1 3
4 1 3

1 2
1 2

Antworten